【关键词】超导；热膨胀；电子轨道；能量损失
1.背景介绍
超导现象的发现是二十世纪科学界的最伟大的发现之一。当材料的温度降到临界温度Tc以下时，它的电阻会变为零。零电阻现象的产生具有很大的实用意义，当材料达到超导态之后，它所传导的电流的能量损失变为零，如果远距离输电采用超导材料作为导线的话，可以采用较低的输电电压以避免高压输电所带来的安全隐患[1]。
目前超导材料的转变温度已经从金属汞的4.2K提高到了钇钡铜氧超导材料的液氮温度附近，但是对于实际应用来说，这个温度还是很低。对于超导现象的机理来说，目前被认可最多的是1957年由Bardeen，Cooper和Schrieffrer等提出的BCS理论[2]，该理论在一定程度上揭示了超导现象的产生机理，但是该理论也有较大的局限性，目前尚有许多关于超导材料的问题不能利用BCS理论来解释。
2.理论分析
与温度相关的材料的物理参数除了电阻之外，热膨胀系数也是一个常见的参数，当温度升高时，材料晶格内的点阵振动幅度增大，材料的体积增大。同时，由于点阵振动幅度的增大，载流子在电场的驱动下的运动受到更大程度的影响，所以材料的电阻增大。
按照以上理论推断，当温度达到0K时，晶格中点阵的振动完全停止，此时晶格振动对载流子传递的影响减弱为零，此时电阻的大小变为零。但是这与超导材料临界温度存在的现象并不一致，因为按照晶格振动影响载流子传递所产生电阻的理论，电阻应该会随着温度的下降而下降，直到温度降为0K时才降为0。但是材料的超导态是在温度降到低于临界温度之后突然达到的，所以说，材料超导的临界温度的达到并不能完全利用晶格振动对材料中电子传播的阻碍作用来解释。
3.结果与讨论
对于普通的金属材料来说，它内部的载流子是金属电子层外部自由电子所形成的电子气。相对来说，金属原子的最外层电子受到原子核的束缚最小，在电场存在的条件下容易被电场驱动。大量的外层电子在电场的驱动作用下附加了一个平行于电场的漂移运动，这样体现在宏观上是金属外层自由电子所形成的电子气整体上附加了一个漂移运动，这样电流产生[3]。我们对金属外层的单个自由电子进行分析可以发现，当电子在电场的作用下进行漂移运动时，总会出现电子在不同金属原子之间的传递。金属原子的最外层电子是金属核外电子中具有最高能量的，当单个电子在彻底离开一个金属原子核的束缚进入另外一个金属原子核的束缚范围内，需要吸收能量来脱离上一个金属原子，这些能量来源于电场能[4]。当这个电子进入到下一个金属原子核的束缚范围之内后，落入下一个金属原子的最外层电子轨道。此时这个电子所吸收的多余能量会释放出去，释放的能量会变为热能传递给晶格。这样消耗电场能转变为热能的过程是电阻的产生机理。如果按照晶格振动干扰电子传播的的理论，随着温度的升高，晶格之中点阵之间的距离减小，在电场的作用下，外层自由电子与晶格之中的点阵碰撞的几率会大大的减小，温度升高，电阻应该下降，但是这与实际情况相反。如果按照金属外层电子脱离外层轨道在原子间迁移的理论来解释温度与电阻的关系可以避免这一理论与事实不符的现象。
当温度足够低时，相邻的两个金属原子之间的距离减小，两个金属原子之间的外层轨道可能会无限接近以致重叠，此时在电场的作用下，最外层电子在两个金属原子之间迁移不存在电子吸收能量再释放能量的过程，没有能量损失，体现在宏观上是电阻为零。
一般来说，化合物比单质金属具有更高的临界温度，而对于具有较高的临界温度的高温超导体来说，它们一般是具有类似钙钛矿的化合物结构[5]。相对于金属离子来说，氧离子要小很多，并且在高温超导材料中，至少含有两种金属元素，这些金属元素可能存在于正八面体晶格的顶点或者正八面体晶格的中心，而氧离子处于晶面上[6]。这样的话，各原子的外层轨道得失电子的情况比较复杂，最外层电子的分布排列已经完全变化。氧离子的存在，填充了金属离子之间的间隙，这样的话，各离子最外层电子之间的能量差距变小，电子从一个金属原子到另外一个金属原子所需要的能量会减小。这样体现在宏观上，体系电阻变小。当温度足够低，各离子的最外层轨道相重合的时候，电子在离子之间迁移消耗的能量减为零，此时体现在宏观上电阻为零。
总结上文所述的理论，超导现象产生的原因是随着温度的下降，晶格的振动频率与幅度减小，同时金属原子之间的距离变小，原子的最外层参与导电的电子之间的最外层轨道重合，这样电子在两个原子之间迁移的能量损失为零。如图1所示，在临界温度以上时，在电场的作用下，A原子的最外层电子a从A原子迁移向B原子，电子a首先吸收电场能脱离原子A的束缚，而当电子a到达原子B时，由于电子a所具有的能量要大于B原子的最外层电子所具有的能量，电子a进入原子B的束缚范围，首先要释放出多余的能量，这些多余的能量会以热能的形式传递给点阵，这就是电阻的的产生。当温度下降到临界温度以下后，两个相邻的原子之间的距离下降，原子的最外层电子之间的间隙变为零，此时在电场的作用下，电子在两个原子之间的迁移不存在能量的吸收与释放，此时电场能的损失为零，体现在宏观上为零电阻态。
按照以上的理论，导体内的相邻的原子参与导电的外层电子之间的距离越小，则该导体的电阻越小。这一理论可以利用某些元素的在常压下难以获得超导态，而在高压的状态下可以获得超导态来解释[7]。当施加在材料上的压力足够大，相邻的原子之间的距离被压缩，这样的话，某些即使降低到很低的温度下依然不能得到超导态的材料才能够转变为超导态。
一般来说单质导体的临界转换温度不会太高，具有较高临界温度的超导体一定是化合物。这些化合物需要有如下的性质，在一定的温度下，参与导电的两个原子的最外层导电电子的轨道应该是重合的。已知氢负离子由于其核外电子数是核电荷数的两倍，具有比较大的半径[8]，如果有合适的化合物中具有氢正离子，氢离子可能成为两个相邻的参与导电的原子的外层电子之间的“桥梁”，使得两个相邻的外层电子轨道之间没有间隙，电子能够在不消耗能量的条件下从一个原子迁移向另外一个原子，这样就能够得到较高的临界温度。
超导材料的应用在集成电路方面的应用潜力是巨大的。随着集成电路产业的不断发展，单一的微电子器件的线宽已经变得越来越小。目前集成电路器件之间的互联一般采用金属铝或者金属铜，由于器件做的越来越小，单位面积内的器件密度也变得越来越大，金属互联的密度也变得越来越大，这样密集的金属互联具有极大的电阻，会产生大量的热量，限制器件的工作频率。如果采用超导材料的话，它的工作性能将大大的提高，线宽可以进一步的减小。■
【参考文献】
[1]裕恒.超导物理[M].中国科学技术大学出版社，2009.
[2]Bardeen J et al.Theory of superconductivity[J].Physical Review，1957，108（5）： 1175.
[3]王海东等.金属中的热质运动―电子气的热质状态方程[J].工程热物理学报，2010 （5）：817-820.
[4]王贵昌等.主族金属元素电子脱出功的计算[J].金属学报，2000，36（8）：790-792.
[5]Tarascon J M，et al.3d-metal doping of the high-temperature superconducting perovskites La-Sr-Cu-Oand Y-Ba-Cu-O[J].Physical Review B， 1987，36（16）： 8393.
[6]康振晋等.钙钛矿结构类型的功能材料的结构单元和结构演变[J].化学通报，2000，4：23-26.
关键词：开关电源；磁集成技术
中图分类号：O434文献标识码： A
一、磁组件建模的方法
磁组件建模的理论依据是磁路的基本定律与电磁感应定律。目前主要有两种磁组件等效电路模型：电感--变压器表征的等效电路及回转器、电容表征的等效电路。
推导电感、变压器表征的等效电路的方法主要是对偶变换方法，即依据磁组件的磁路模型，进行对偶变换从而导出磁组件的电路模型。
建模过程可分为四步：首先根据磁路欧姆定律，画出磁组件等效磁路；然后运用对偶原理，得到等效磁路的对偶图；对对偶图进行尺度变换，得到电流及磁链关系图；最后，应用法拉第电磁感应定律与变压器的阻抗变换关系，由电流、磁链关系图变换得到等效电路。对偶变换的目的是将磁动势包含的i与电路的电流i、磁通φ与电路中的电压v(v=Nφ)，建立联系，以完成磁路向电路的转换。也可以依据电感的定义式L=φ/i推导各端口的等效电感，与表达式及变压器阻抗变换关系、电路串并联关系相结合画出等效电路图，其实这两种方法的本质是相同的。
磁组件的电感--变压器等效电路模型与常用电路相同，便于电路的直接比较、解析分析等，应用广泛，但推导过程繁琐，因此，对磁组件按照磁柱划分，得到磁组件的电感--变压器等效电路通用模型，解决了这一问题。但是，建立复杂磁芯结构磁组件的电感--变压器等效电路很困难，而且电感--变压器等效电路未能直接反映磁组件的磁路参数。为此，David C．Hamill在1993年提出另一种磁组件等效电路模型：回转器--电容等效模型。
回转器--电容等效模型是根据Buntenbach 1968年提出的磁路与电路的模拟关系而得出的磁组件等效电路。根据所采用的模拟关系称其建模方法为磁导电容模拟法，下面用图l(a)所示的电感为例进行说明。图中φ为磁通、Λm为铁心磁导、Λ为气除磁导，v，i为磁件绕组的电压、电流，N为绕组匝数，F为绕组电流产生的磁势。该磁件可分为两部分：①连接磁路与电路的绕组；②磁路部分。其中绕组连接电路和磁路，可被看作二端口组件。根据法拉第电磁感应定律及磁动势的定义，对于该绕组有式(1)成立，即
由于φ和F，分别模拟于电路中的电流和电压，式(1)给出的函数关系与电路中的二端口组件一回转器的特性一致，因此，可用回转器作为绕组的等效电路模型，如图1(b)所示。其中，绕组匝数N相当于回转电阻，成为有量纲参数，单位为Ω。在绕组的回转器模型包含了F、φ等磁路参数，因此，磁路部分的模型只需要表征磁路的特性参数。根据模拟关系，可以直接用电容替代铁心和气隙磁导，磁路中各种关系不变。这样就可以得到图1(b)。显然，对于任意磁组件，用回转器模型表示磁组件绕组、电容模型表示磁导，就能得到磁组件的等效电路模型。
该建模方法简便、直接，并同时反映磁组件的电路和磁路特性。用电流控制电压源代替回转器，如图l(c)所示，就可进行电路仿真。此外，该模型中磁芯的特性参数相对独立，磁芯的饱和、滞环等特性可以较方便地加入其中，而用电感--变压器等效模型则需要折算为电感。因而回转器--电容模型既能同时仿真得到电和磁的参数，又有利于磁组件的精确仿真，还使得建立标准化、系列化的磁芯仿真模型库具有强的实用价值，在磁组件仿真分析上具有明显优势，吸引了人们的研究兴趣。
D.C.Hamill提出用压控电匿源等效磁芯的饱和；M．Eaton用受控源进一步等效了磁芯的滞环特性，并提出回转器-电容-电阻磁芯等效模型，其中电阻用来表示磁芯损耗。
图1 电感的回转器―电容模型和相应的仿真模型
二、磁组件集成通用方法――解耦集成
分立的磁组件集成后互相没有耦合作用则为解耦集成，解耦集成主要影响磁组件的体积和损耗，对电压、电流影响很小。解耦集成是磁集成的通用方法，目前有两种解耦集成的方法。
提供低磁阻磁路实现解耦是常规的解耦方法。图2说明如何运用该方法实现两电感的解耦集成。图2中N1、N2为电感绕组，绕在磁芯两侧柱上。磁芯中柱无气隙，其磁阻远小于有气隙的侧柱，所以N1、N2产生的磁通经中柱形成回路，互相之间基本无耦合。该方法可以推广到多个磁组件的解耦集成。由于需要一条独立、低磁阻的公共磁路，n个磁组件解耦集成要求磁芯至少有n+1个磁支路。从该解耦思路出发，也可以得到变换器电感解耦集成的通用方法。
图2解耦集成方法l用于两电感集成
另一种通过抵消耦合作用实现解耦集成的方法。用图3来说明如何运用到两电感的解耦集成。图3中，电感l绕在磁芯中柱，匝数为N1,磁通经两侧柱闭合。如图3所示，为了抵消电感1产生的磁通，电感2被拆成N21、N22两个绕组串联绕在侧柱上，使电感l产生的磁通在磁芯左侧柱与N21，产生的磁通方向相反，而在右侧柱与N22的方向相同。进一步合理设计磁阻，就可抵消磁通耦合作用实现解耦。该方法推广到电感与变压器、变压器与变压器的集成。由图3可以看出，中柱绕组对两个侧柱磁通的作用相反，两侧柱最大磁通密度差别明显。对此，将心移到磁芯中柱、电感1移到磁芯右柱，使磁通尽量均分，提高磁芯的利用率。这种方法除了存在磁通分布不均的问题，还有不易于推广到多个磁组件的解耦集成。
电感与电感集成得到通常讲的耦合电感，根据电感绕组电压的关系可分为两类。一类是绕组与电压成比例，另一类是电感绕组电压有相位差。
绕组与电压成比例意味着与绕组匝链的交变磁通相同，因此，可用单磁路磁芯进行磁集成。这类磁集成被用于减小电流脉动甚至获得零纹波，应用非常广泛。这类磁组件集成在实际应用方法简单、通用。对于电感绕组电压存在比例关系的电路拓扑，如Cuk变换器、电压型多路输出电源，可直接将分立电感集成。对于一般变换器，Gordon Bloom早就提出可以外加电感和电容，实现纹波抑制。图4说明如何在Buck变换器应用该方法，图中Lo为输出滤波电感，La为外加电感，Ca为外加电容。稳态时，不考虑电容电压脉动，Ca上电压与输出电压相等，所以La与Lo上的电压满足电压成比例的条件，电感集成能减小输出电流脉动，合理设计参数可实现输出零纹波。此类磁组件的应用极其广泛。
电感绕组电压有相位差，这一类电感集成主要应用于多路交错并联工作的变换器，根据磁通作用的不同可将磁集成方式分为两种：正向耦合和反向耦合方式。当绕组产生的磁通互相增强，就是正向耦合方式；反之，为反向耦合方式。研究结果表明，磁通反向作用集成方式相对更优。
电感与变压器集成被应用于多种隔离型变换器，如正激变换器、推挽变换器、CDR电路、单级功率因子校正电路，以及谐振变换器。其中，磁集成的CDR电路一直是研究热点。
图5IM-CDR电路的改进和完善
图6 不对称半桥倍流同步整流电路及其IM变压器
图5(a)是分立组件的CDR电路，图5(b)为C．Peng提出的最早的磁集成CDR电路，这种电路虽然减小了磁组件数量，但较多的绕组和连接端限制了磁集成技术的应用。将图5(b)--次绕组拆分，并与电感绕组合并就得到Wei Chen提出的磁集成方案，见图5(c)。这种方案减少了连接端子和绕组数量，非常适用于大电流场合。但该磁组件中，绕组分别位于三个磁柱，存在较大的漏感，会降低变换器性能。此外，为了减小一次侧电流脉动，气隙集中在侧柱而中柱无气隙，一方面不利于生产、安装，而且气隙处的散磁还会增加铜损。为此，Peng Xu拆分图5(c)磁集成的一次侧绕组、改变绕组连接方式，并将气隙集中到磁芯中柱，得到图6(d)所示的磁组件。改进的磁组件不仅减小了漏感，结构更便于生产，还有利于减小铁心损耗和电流脉动。
可以看出，一种分立组件的电路对应有多种磁集成电路和结构，磁组件的变换(如绕组拆分法)是磁集成技术改进、完善的基础，结合电路对磁集成组件进行比较、改进、完善是充分发挥磁集成作用的关键。
三、实验与模拟结果
以磁集成技术在低压大电流输出的DC／DC变换器中的应用为例，介绍电感和变压器的集成方法和原理。并对拓扑进行了模拟。图6为不对称半桥倍流同步整流电路及其IM变压器图。瑚变压器是Wei Chen提出的CDRIM(IM―CDR)电路圆，包括了变压器T和两个电感L。、L2的集成。采用了一种新的建立磁件模型的方法：磁导--电容模拟建模法，建立了磁件的回转器一电容模型，对整个电路参数进行了详细计算，用MULTISIM2001进行了模拟，得到了与理论相符的结果。
图7所示的是材质为N一2H的扁平型EE22 磁芯用于计算磁导的几何图。而磁导的计算结果则由表1给出
图6所示的IM-CDR回转器―电容模型如图8所示
Λ4是原副边的漏感，当D=0.5时，A近似为零，然而实际模拟时，漏感要考虑。
电路基本参数：额定输出电流30A；输入电压48V；额定输出电压：3.3V(±0．03V)；开关频率300kHz；匝比3：l。根据图6进行模拟，模拟波形如图9所示。模拟中，S1和S2都是开关器件，两个同步整流管由双肖特基二极管MBR20035CT替代，输出滤波电容为330μF0假设Λ4=0，则模拟结果见图9(a)和(b)；如果考虑漏感的情况，假设Λ4=10nF，那么模拟波形如图9(c)所示。再假设Λ4=0，而增加Λl=Λ3=300nF，即把磁芯两侧柱气隙开大，使三柱绕组电感量增大，最终仿真得到输出电压纹波如图9(d)所示。
分析图9可知，漏感的增加会影响效率的提高和整体的性能。其次，IM变压器侧柱绕组电感增加，使得输出电压纹波减小，而效率下降了，这说明IM变压器中的侧柱绕组和输出滤波电容组成了LC滤波电路，IM变换器和DM变换器基本性能相同。整个模拟很好地验证了磁集成的应用。
总之，磁集成技术在开关电源中的应用其优势是十分显著的，是非常值得推广的。
参考文献：
微电子学是电子学的分支学科，主要致力于电子产品的微型化，达到提升电子产品应用便利和应用空间的目的。微电子学还属于一门综合性较强学科类型，具体的微电子研究中，会用到相关物理学、量子力学和材料工艺等知识。微电子学研究中，切实将集成电路纳入到研究体系中。此外，微电子学还对集成电子器件和集成超导器件等展开研究和解读。微电子学的发展目标是低能耗、高性能和高集成度等特点。集成电路是通过相关电子元件的组合，形成一个具备相关功能的电路或系，并可以将集成电路视为微电子学之一。集成电路在实际的应用中具有体积小、成本低、能耗小等特点，满足诸多高新技术的基本需求。而且，随着集成电路的相关技术完善，集成电路逐渐成为人们生产生活中不可缺少的重要部分。
2微电子发展状态与趋势分析
2.1发展与现状
从晶体管的研发到微电子技术逐渐成熟经历漫长的演变史，由晶体管的研发以组件为基础的混合元件（锗集成电路）半导体场效应晶体管MOS电路微电子。这一发展过程中，电路涉及的内容逐渐增多，电路的设计和过程也更加复杂，电路制造成本也逐渐增高，单纯的人工设计逐渐不能满足电路的发展需求，并朝向信息化、高集成和高性能的发展方向。现阶段，国内对微电子的发展创造了良好的发展空间，目前国内微电电子发展特点如下：（1）微电子技术创新取得了具有突破性的进展，且逐渐形成具有较大规模的集成电路设计产业规模。对于集成电路的技术水平在0.8~1.5μm，部分尖端企业的技术水平可以达到0.13μm。（2）微电子产业结构不断优化，随着技术的革新产业结构逐渐生成完整的产业链，上下游关系处理完善。（3）产业规模不断扩大，更多企业参与到微电子学的研究和电路中，有效推动了微电子产业的发展，促使微电子技术得到了进一步的完善和发展。
2.2发展趋势
微电子技术的发展中，将微电子技术与其他技术联合应用，可以衍生出更多新型电子器件，为推动学科完善提供帮助。另外微电子技术与其他产业结合，可以极大的拉动产业的发展，推动国内生产总值的增加。微电子芯片的发展遵循摩尔定律，其CAGR累计平均增长可以达到每年58%。在未来一段时间内，微电子技术将按照提升集团系统的性能和性价比，如下为当前微电子的发展方向。
2.2.1硅基互补金属氧化物半导体（CMOS）
CMOS电路将成为微电子的主流工艺，主要是借助MOS技术，完成对沟道程度的缩小，达到提升电路的集成度和速度的效果。运用CMOS电路，改善芯片的信号延迟、提升电路的稳定性，再改善电路生产成本，从而使得整个系统得到提升，具有极高研究和应用价值。可以将CMOS电路将成为未来一段时间的主要研究对象，且不断对CMOS电路进行缩小和优化，满足更多设备的需求。
2.2.2集成电路是当前微电子技术的发展重点
微电子芯片是建立在的集成电路的基础上，所以微电子学的研究中，要重视对集成电路研究和分析。为了迎合信息系统的发展趋势，对于集成电路暴露出的延时、可靠性等因素，需要及时的进行处理。在未来一段时间内对于集成电路的研究和转变势在必行。
2.2.3微电子技术与其他技术结合
借助微电子技术与其他技术结合，可以衍生出诸多新型技术类型。当前与微电子技术结合的技术实例较多，积极为社会经济发展奠定基础。例如：微光机电系统和DNA生物芯片，微光机电系统是将微电子技术与光学理论、机械技术等结合，可以发挥三者的综合性能，可以实现光开关、扫描和成像等功能。DNA生物芯片是将微电子技术与生物技术相结合，能有效完成对DNA、RNA和蛋白质等的高通量快速分析。借助微电子技术与其他技术结合衍生的新技术，能够更为有效推动相关产业的发展，为经济发展奠定基础。
3微电子技术的应用解读
微电子学与集成电路的研究不断深入，微电子技术逐渐的应用到人们的日常生活中，对于改变人们的生活品质具有积极的作用。且微电子技术逐渐成为一个国家科学技术水平和综合国力的指标。在实际的微电子技术应用中，借助微电子技术和微加工技术可以完成对微机电系统的构建，在完成信息采集、处理、传递等功能的基础上，还可以自主或是被动的执行相关操作，具有极高的应用价值。对于DNA生物芯片可以用于生物学研究和相关医疗中，效果显著，对改善人类生活具有积极的作用和意义。
4结束语
微电子学与集成电路均为信息技术的基础，其中微电子学中囊括集成电路。在对微电子学和集成电路的解析中，需要对集成电路和微电子技术展开综合解读，分析微电子技术的现状和发展趋势，再结合具体情况对微电子技术的当前应用展开解读，为微电子学与集成电路的创新和完善提供参考，进而推动微电子技术的发展，创造更大的产值，实现国家的持续健康发展。
作者:胥亦实 单位:吉林大学
参考文献
[1]张明文.当前微电子学与集成电路分析[J].无线互联科技,2016(17):15-16.
[2]方圆,徐小田.集成电路技术和产业发展现状与趋势[J].微电子学,2014(01):81-84.
关键词：集成运放；线性应用；分析方法
集成运放的应用分为线性应用和非线性应用两部分：（1）当集成运放工作在线性区时，集成运放的输入输出成一定的比例关系，称为闭环电压放大倍数Auf；（2）当集成运放工作在非线性区，其内部的输出级三极管进入饱和区工作，输出电压与集成运放的输入信号不再呈线型关系，其值近似等于电源电压Uom：即当uid>0，则uo≈+Uom；当uid=0，则uo=0（转折点）；当uid
1 集成运放线性应用的判断
要分析一个运放应用电路能够实现什么功能，首先应该判断该集成运放工作在哪个区域，而判断集成运放工作区域的判断标准是看其是否引入负反馈：如果集成运放的应用电路引入的负反馈，则电路工作在线性区；如果运放应用电路中没有负反馈网络，即处于开环或具有正反馈，则集成运放工作在非线性区，该单元电路就属于非线性应用。
使用“瞬时极性法”做具体判断。图1为反相比例运算放大电路为例的说明：
（1）假设输入信号的瞬时极性为正，用符号 “？茌”表示；
（2）由于输入信号ui加在了集成运放的反相输入端，所以输出信号的瞬时极性为负，即“？苓”；
（3）反馈支路 Rf 将输出的一部分反馈回到输入端，瞬时极性为“？苓”；
（4）“？苓”与输入端的“？茌”叠加，消弱了输入信号的净输入量，所以此反馈属“负反馈”。由此得出此集成运放在此电路中为线性应用。
图2为同相比例运算放大电路为例的说明：
（1）假设输入信号的瞬时极性为正，用符号 “？茌”表示；
（2）由于输入信号ui加在了集成运放的同相输入端，所以输出信号的瞬时极性为正，即“？茌”；（3）反馈支路Rf将输出的一部分反馈回到输入端，瞬时极性为“？茌”；
（4）净输入量为ui减去瞬时极性为“？茌”的uf，比加反馈之前原净输入量ui-0=ui小，所以此反馈属“负反馈”。由此得出此集成运放在此电路中为线性应用。
图1 反相比例运算电路 图2 同相比例运算电路
同理可判断“加法运算电路”、“减法运算电路”、“积分电路”和“微分电路”等，都是集成运放的线性应用电路。总结这些电路的电路结构特点，可得出：只要反馈支路接到集成运放的反相输入端，则此集成运放工作在线性区，当然这只适合于一级集成运放的反馈判断，两级及多级的集成运放电路则不可使用此方法判断。
2 集成运放线性应用电路的分析方法
2.1 基本分析方法
实际的集成运放的指标接近理想化条件，在分析电路引入理想化指标所引起的误差不大，这是允许的。“虚短”、“虚断”以及“虚地”是理想集成运放重要的几个概念，可以大大简化集成运放应用电路的分析过程。
（1）虚短：集成运放的同相输入端和反相输入端的电位近似相等，即u+≈u-。由于真正的“短路”是短路的两点直接用导线连接，而集成运放的这两个输入端是没有直接相连的，不是真正的短路，所以称之为“虚短”。
（2）虚地：如果集成运放其中一输入端接地（或通过电阻接地），即u+（或u-）=0，根据“虚短”，则u-（或u+）≈0，但这个输入端又不是直接接地，这种情况下称之为“虚地”。例如图1中，若u+=0，则u-≈u+=0。
（3）虚断：集成运放两输入端电流近似为0，即i+=i-≈0。由于真正的“断路”是断路的两点直接断开，而集成运放两输入端显然不能与内部电路真正断路，所以称为“虚断”。且输入电阻越大，两输入端越接近断路。
以反相比例运算电路为例，结合以上几个概念分析输入、输出信号的关系。
图3 反相比例运算放大电路
由“虚断”知，i+≈0，所以u+≈0；
根据“虚地”，得u-≈0；
根据欧姆定律， ；
由图知，i=i-+if；
根据“虚断”，i-≈0，所以i=if；得
即：
利用“虚短”“虚断”同样可以分析加法（ ）、减法运算电路（ ）。
2.2 利用叠加原理分析
用简洁、迅速的方法找出电路输出和输入之间的关系是非常重要的。对比反相加法运算电路和反相比例运算电路的电路结构，可以发现它们的电路结构基本一致，只是加法运算电路比比例运算电路多了几个输入信号而已。那么，我们可以将反相加法运算电路看作是多个反相比例运算电路叠加作用的结果。下面用公式推导，来证实这个结论。
将加法运算电路拆成三个反相比例运算放大电路，每个电路仅一个输入信号工作，如图4所示。（a）图得 ；（b）图得 ；（c）图得 ；
根据叠加原理，得 ，与利用“虚短”、“虚断”分析方法分析的结果一致。这样对不同电路采用不同的分析方法，能迅速找到其输入输出的关系。
3 线性应用电路应用场合
在实际中运放线性应用的场合远高于非线性应用的场合。除上文所涉及到的比例运算、加法运算和减法运算电路可以完成信号运算功能外，集成运放线性应用电路可以组成积分、微分电路，来完成信号变换功能；以及完成滤波功能，一阶低通滤波电路和一阶高通滤波电路。■
参考文献
[1] 梁廷贵，周浩淼.集成运放线性应用电路分析方法的研究.唐山学院学报，2009，22（6）：86-93
关键词 集成运算放大器；误差分析
中图分类号：TN722 文献标识码：A 文章编号：1671-7597（2013）15-0047-02
集成运算放大器由多级直接耦合放大电路共同工作组成的高效增益模拟集成电路，我们一般简称其为“运放”或者是“集成运放”。集成运算放大器在模拟电路中有着广泛的运用，理想的集成运算放大器具有输入阻抗无限大、开环电压增益无限大、输出阻抗为零、带宽无限大、共模抑制比无限大、输入失调电压为零等等条件。但实际上集成运算放大器的工作是无法达到理想化的，无法达到零误差的情况。因此，合理分析集成运算放大器的误差，对放大电路的工作效率具有重要意义。
1 集成运算放大器的基本组成与基本参数
集成运算放大器主要由输入级、中间级、输出级、偏置电路四个部分组成。
1.1 输入级
一般情况下，输入级采用两级差分较大的放大电路保证输入电阻变大、失调与零漂小，使其尽可能的接近理想情况，降低集成运算放大器的误差。
1.2 中间级
通过电压放大，高倍数的电压使电路放大，这样可以提高开环电压，使其尽可能的接近理想情况，降低集成运算放大器的误差。
1.3 输出级
输出级的目的是为了让输出电阻值变小，负载能力提高，使其尽可能的接近理想情况，降低集成运算放大器的误差。
1.4 偏置电路
偏置电路的目的是为了为各级装置提供稳定的电流通过，一般是采用电源电路，使其尽可能的接近理想情况，降低集成运算放大器的误差。
1.5 基本参数
2 集成运算放大器的分类
集成运算放大器一般是按照参数进行分类，主要分为6类。
2.1 通用型运算放大器
这种通用型的运算放大器具有价格低廉、适用范围广阔的优点，基本性能足以满足各方面的要求，因此在各个领域都有相关的应用。
2.2 高阻型运算放大器
高阻型运算放大器具有极高的内阻，可以使偏置电流极低。有高速运转、噪声低等优点，但是输入失调电压较大，对集成运算放大器的误差影响也很大。
2.3 低温漂型运算放大器
这种运算放大器在一般情况下不会得到很好的运用，因为这种集成运算放大器对温度有着极高的要求。通常只会在精密仪器、弱信号的检测中得到运用，这种集成运算放大器的优点就在于误差一般控制在一个极低的范围里面。
2.4 高速型运算放大器
在部分需要进行高速计算的领域中，通用型运算放大器是无法满足工作需求的，只有依靠高速型运算放大器，它具有高的转换速率与宽的频率响应，不过这种集成运算放大器的误差还是有较大的问题。
2.5 低功耗型运算放大器
低功耗型运算放大器是通过对电子电路进行集成化，把复杂的电路简化，这种集成运算放大器需要在低电压供电的情况下进行运作，虽然能够使功耗降低，但是实际上对集成运算放大器的误差问题有着极大的影响。
2.6 高压大功率运算放大器
受到输入电压的影响，高压大功率运算放大器不可能得到广泛的运用，一般在特定情况下，高压大功率运算放大器能够得到很好的运用。这种集成运算放大器产生的误差较小，不会对放大电路有很大影响。
3 集成运算放大器的误差原因
3.1 输入失调电压
在输入信号都是0的情况下，为了让输出电压也为0，则必须在输入端施加一定的补偿电压，这种情况输入的电压就称为失调电压，用Ui0表示。输入失调电压Ui0主要是因为外部对内的0输入导致集成运算放大器内部的不对称使输出电压计算到输入电压上。通过图2 表明，在单纯计算失调电压的影响下有以下公式：U0=（1+Zf/Z1）Ui0在没有输入信号的时候，Ui0会导致输出端出现非零电平情况的出现，极为容易对出现集成运算放大器误差。
3.2 输入失调电流
在集成运算放大器两端输入的静态电流，我们用IB1与IB2表示，当输出电压为0的时候，集成运算放大器两端的静态电流IB1与IB2的差值I0就是输入失调电流的数值。偏置电流的数值IIB一般是IB1与IB2的平均值，IIB一般数值越小，因为集成运算放大器内部电阻变化导致输出电压的变化也会越小。输入失调电流对集成运算放大器的误差影响如图3所示。
Ui0与I0直接影响了集成运算放大器的误差电压Ud，同时影响Ud的还有积分时间与温度的因素。通过对Ui0与I0进行分析，发现其失调的原因，对集成运算放大器误差的范围可以进行更好的控制，提高集成运算放大器在放大电路中的工作效率，降低对放大电路工作的影响。
4 集成运算放大器的使用
4.1 电源供给
集成运算放大器有两个电源端口，正极为+VCC，负极为-VEE，一般有两种供电方式，以应对不同输入信号的要求。
4.1.1 对称双电源供电方式
通过正极连接+VCC，负极连接-VEE，把信号源电流直接接入集成运算放大器的输入端口上，保证输入电压的振幅达到工作要求，满足信号输入的需求。
4.1.2 单电源供电方式
单电源供电方式主要是将集成运算放大器的负极-VEE接地，是集成运算放大器内部工作处于静态环境中，同时对集成运算放大器输入端通入稳定电流，维持统一电流上信号的输入，满足信号输入的要求。
4.2 集成运算放大器的调零
集成运算放大器由于受到输入失调电压Ui0与输入失调电流I0的影响，当集成运算放大器的电路输入信号为0的时候，输出的电压与电流一般不为0，一般为了对电路的运算精度进行提高，需要对输入失调电压Ui0与输入失调电流I0进行补偿措施，这个步骤就是集成运算放大器的调零工作。一般的调零方式分为内部调零与外部调零两种，以便保证集成运算放大器误差的可控。
5 集成运算放大器非线性特性误差分析应用
5.1 集成运算放大器线性特征分析
6 结束语
集成运算放大器作为通用性极强的电子元件，在对于信号进行处理、运算、交换等方面有着巨大的作用。就集成运算放大器的误差进行分析，主要是外部环境因素会对其在放大电路中工作的精密衡量有着一定的影响。通过提高输入电阻、共模抑制比、提高多级直接耦合组成电压增益、保持稳定的静态工作电流，对集成运算放大器的产生误差的因素进行控制，使集成运算放大器误差能够控制在一个较小的范围，为放大电路的信号计算工作具有可靠性。通过对集成运算放大器运行参数以及非线性范围进行合理的分析，让集成运算放大器在放大电路中的工作能到最高效率的进行。
参考文献
[1]李业芸.集成运算放大器简介[J].雅安职业技术学院学报，2012，9（26）.
[2]张达.集成运算放大器的特性及其和在音频放大器中的应用（九）――低电压、低功耗运算放大器LM49726[J].实用影音技术，2011（07）.
关键词：CMOS 集成电路 设计技术
中图分类号 ：G642 文献标识码：A
一般来说，集成电路其本身可以分为CMOS与TTL两类电路类型，CMOS具有较强的工作性能，并且其功耗较低，而TTL电路类型则具有更快的运行速度。CMOS电路由于其本身较强的性能特点，现阶段已经广泛地应用于集成电路的设计当中。CMOS集成电路在设计过程中，需要对于其电源、驱动、输入输出端与接口等设计时要予以重视。
1 CMOS集成电路的特点
（1） 运行功耗低。由于CMOS电路本身采用了场效应管，并且其内部结构设计大多应用互补结构，进而使得运行过程中两管处于不同的工作状态，其静态功耗值无限接近于零。而实际电路工作中，电路自身具有微量的功耗，经过测量可知，耽搁门电路的静态功耗小于20mW。
（2） 具有较强的抗干扰能力。在电路运行中，其本身的电压噪声容量为整个电压的45%，保证值则为整个电压数值的1/3。在电压升高的情况，其噪声容量也会不断增加。
（3） 电压范围与逻辑摆幅较大。由于其COMS电路的整体结构相对简单，供电电源电压较为稳定，工作电压限制较低。在其他不同类型的集成电路中，其逻辑电平值的摆幅较大，相关指标较高。
（4） 稳定性强。CMOS在工作时，其功耗较低，内部的实际发热量较少，并且内部电气参数由于其设计需求具有更高的对称性，工作中在外界温度发生变化时，内部参数可以相互补偿，进而其自身具有较强的温度稳定性。
（5） 驱动能力强。由于其电路本身具有较强的输入阻抗，因此其输出能力较强，一般能驱动超过50个输入端。
2 CMOS集成电路设计技术探索
2.1电源
一般来说，CMOS集成电路的电压在工作状态下需要维持在3-18V左右，但是如果电路中存在一些模拟应用时，最低电压需要保证在4V以上。CMOS电路本身具有较宽的工作电压，则电流电路选择上，可以不采用相关的稳压设备。电路的电压接线需要保证电压不超压和反接。
2.2驱动
CMOS集成电路自身具有较强的驱动能力，在电路设计上，可以采用一些并联的方式，将一些驱动能力较强的缓冲器进行连接，进而提高整个电路的驱动能力（驱动能力的增长随着并联门数量而变化）。
2.3输入输出端设计
（1）输入端的设计。首先，要对于多余的一些输入端进行处理。在进行电路的整体设计上，要避免出现输入端的悬空状态，使得电路的逻辑关系被破环。与此同时，输入端悬空会造成输入阻抗过高，提高了外界噪声干扰效果，使得整个集成电路产生误动，造成了静电击穿问题。对于与愤懑多余输入端的设计上，要采用低电平介入的方式，如果电路工作的速度较低，则可采用使用端和输入端并联的设计方式。其次，要对于输入端的长导线介入保护。在电路设计上，要对于内部的分布电容与电感进行控制，避免产生震荡，破环内部的二极管。再次，还要做好输入端的静电防护。在电路板进行运输或者组装调试的过程中，要做好接地，虽然CMOS电路自身具有一定抗静电能力，但是也要做好人工接地预防，避免出现静电击穿。最后，要减少输入信号的上升与下降时间，减少损耗，避免虚假触发。
（2）输出端的设计。在进行输出端设计上，要做好线路保护。CMOS器件的输出设计上，要避免出现电源短接和接地短接，减少电流对CMOS管的破环。CMOS集成电路中，输出端要避免并接，进而预防不同器件参数不同所造成的导通电流过大问题。要想提高电路驱动力，就需要保证输出端的器件参数与规格相同，并且保证经过严格验证后在进行并联。如果线路的容性负载过高，则要做好有效的串联预防，并且保证瞬态冲击电流大小小于10mA。
3 接口设计
在电路接口设计上，要对于整个电路进行严格架构，并且采用运放连接时，要保证电路中电源的独立。在整个电路中，要保证CMOS的接入电压小于10V。如果采用单电源，则可以采用直接连接的方式。如果CMOS电路与TTL电路进行混接，则电路中要对于电路之间电压、负载能力、输入输出电平的不同，设计一个转接电路，从而避免电路内器件受到损坏。在逻辑电平设计上，要保证其接口电路的电平匹配能力符合电路的需求。
4 结语
集成电路技术为当今高科技的快速发展增添了强大的动力。芯片集成度不断提高使得电路性能在每一项实践中越来越完善，为人类的科学进步奠定了强大的基础。总而言之，CMOS集成电路的应用范围十分广泛，其自身具有独特的特点和优势，在进行电路设计中，要对其中几个重点技术进行深入的探索和分析，进而提高整个电路设计水平。
参考文献
[1]刘任翔，王杨权，徐浙磊，徐闯.CMOS集成电路电阻的应用探析[J].黑龙江科技信息.2013（31）.
船载集装箱运输系统中，如图1所示，集装箱堆放位置和存放内容，每个航程都可能不相同。这种随机性决定了货物状态数据的采集不可能使用定点采集、有线传输方式。经对各种传输方式和特定对象的研究，在构建船载集装箱货物监控框架是，数据采集方案如下：1.研制无线移动采集终端模块，并将其悬挂在集装箱箱体外，传感器根据物体特性接入集装箱内或其他位置。移动采集模块中，内嵌Zigbee通信模块。船内各集装箱对应的采集模块构成Zigbee无线传感网，并通过汇集节点将各集装箱信号引入位于船内监控中心。2.研制无线协调终端模块作为Zigbee汇聚节点，该节点位于船内监控中心，并将汇集节点与船内监控主机互联。通过汇集节点，采集船内各集装箱货物状态数据。同时，监控主机还可通过船内工业以太网总线接入船舶主机数据、驾控台数据等，通过GPS接收本船位置信息、AIS接收周边船舶位置信息。以此，构成船内监控中心，在内陆或近海可经3G移动网络将重要数据传入岸基监控中心。3.若船内监控中心与集装箱货物存放区较远，或者有障碍遮挡，需要安装中继Zigbee节点，保证Zigbee无线传感网的连续性。船内监控系统由前端数据采集单元、GPS接收模块、AIS接受模块、Zigbee模块、3G通信模块、监控主机等组成，并可与船内机舱、驾控台监控系统互联。船内的监控系统总体架构如图2所示。前端传感器数据采集模块是由传感器模块与信息采集模块所组成。传感器一般是由敏感元件、转换元件、信号调理元件、微处理器所组成。信息采集模块由信号转换单元、电源单元、串口通信单元、微处理芯片所组成。将传感器通模块同过相应的接口电路与数据采集模块结合就可以对船载危险品的在途状态进行监测。前端传感器数据采集模块的原理框图如图3所示。
二、船内ZigBee网络通信模块研发
（一）船内Zigbee通信网络系统设计
Zigbee终端采集模块可以通过串口与前端数据采集模块相连接，当前端数据采集模块采集到传感器数据时，经过处理后传输到Zigbee终端采集模块。每个Zigbee终端采集模块设计有一个十六位标识地址，加电后即进入数据传输模式，同时把本模块标识地址传至Zigbee协调器模块。前端数据采集模块所采集的实时数据通过Zigbee终端采集模块和所建立的无线链路传输到协调器节点缓存区中，实现船内集装箱货物状态在线监控，而且经3G模块可转发到岸基监控中心。在Zigbee终端节点信号有效范围内，终端节点可直接与协调节点互联。否则，Zigbee终端节点需要与Zigbee路由节点相连接，然后通过路由节点与Zigbee协调器节点连接。Zigbee终端节点之间也可以相互发送数据，即每个终端节点可以作为路由节点转发数据。这样形成一个互联的Zigbee网络，每个节点在这个网络中都具有一个唯一的十六位地址，如果该网络中的协调器节点只有一个，则它的地址就是0X0000。Zigbee路由节点，或称中继节点主要实现网络深度的扩展及子节点管理，以保证终端数据能够顺畅的传输到Zigbee协调节点上。Zigbee协调器节点是Zigbee网络与3G网络、船内监控局域网连接的桥梁，完成Zigbee网络与3G网络、工业以太网网络数据的交换。
（二）Zigbee模块硬件电路设计Zigbee
无线模块是由电源电路、CC2530F256芯片、串行通信电路、按键与LED显示电路组成，其原理框图如图5所示。CC2530F256芯片作为单芯片Zigbee解决方案，已经将Zigbee协议的主要功能集成在CC2530F256芯片中(如RF电路)。在芯片程序存储区注入不同功能的程序与协议，该模块将会在Zigbee网络中起不同的作用。模块可以作为独立的Zigbee终端设备(如采集模块)，也可以作为Zigbee路由模块，用来扩展网络结构，还可以作为Zigbee协调器，用于和其它网络终端及其他异构网进行数据交换。基于本系统的功能需求，只需要对电源电路、通信电路、按键及LED显示电路三个方面进行设计。1.电源电路由于ZigBee模块中的CC2530F256芯片的工作电压是3.3V，而本系统的工作电压是5V所以需要对5V电压进行转换。ZigBee模块用的电压转换芯片为AMS1117，如图5所示的是AMS1117电路的最小单元。这些电路主要是降噪限流，确保电源系统更加稳定。2.通信电路前端采集模块采用的是异步串行口输出，输出的数据要经过Zigbee网络传输到监控中心，因此，在Zigbee模块与前端采集模块的有线连接中采用异步串行接口(RS232)，既可以简化电路设计也可以缩短开发周期。由于从前端采集模块采集的数据都经过了RS232电平的转换，所以Zigbee模块需要将信号电平转换为CC2530F256可以读写的电平模式，即在Zigbee模块的输入端加载一个SP3232E电平转换芯片，该转换芯片电路的设计相对简单，同时它属低功耗芯片，适合使用电池进行较长期供电。最后，将接口以插针方式引出，以适应外部连接要求。3.按键及LED显示电路Zigbee模块设计了两路LED指示等方便观测模块电源供电状态、系统的运行及组网状态。同时采用两路按键来进行模块测试和复位操作，在模块外部添加了外接180度旋转天线提高数据收发的覆盖范围，减小数据传输的误码率及收发功耗。Zigbee模块的硬件电路图如图5所示，Zigbee网络中所有类型的节点，即终端节点、路由节点、协调器节点的硬件电路相同。在Zigbee网络通信中，各模块应用于不同功能的通信节点，由软件编程实现。
（三）系统应用
以本文介绍的研究成果为基础开发的应用系统已投入应用，并取得了较好的社会经济效益。如图6所示，船载数据采集终端一方面通过接收GPS定位信号，对船舶航行的在途状态进行检测，同时采集船载集装箱货物信号。并将船舶的位置信息、船舶在途状态信息以及货物状态数据传送到船舶监控中心，及岸基监控中心。各Zigbee终端模块、中继路由模块、汇聚模块根据安装位置自主组网形成链路，而且软件系统可以检测到链路结构，并直观显示，如图6（a）所示。船载AIS终端接收周边船舶信息，并通过GIS技术、组态技术直观显示周边船位信息，并对可能出现的碰撞、货物过温过压等进行安全预警，如图6（b-d）所示。
三、结束语
2、欧比特（300053）。SoC芯片及系统集成供应商：公司是具有自主知识产权的嵌入式SoC芯片及系统集成供应商，主要从事：高可靠嵌入式SOC芯片类产品的研发、生产和销售；系统集成类产品的研发、生产和销售。公司技术产品主要应用于航空航天、工业控制等领域。公司是我国航空航天领域高可靠嵌入式SOC芯片及系统集成的骨干企业之一，是我国核高基”重大科研项目的研制企业之一。公司为基于SPARC架构SoC芯片的行业技术引导者和标准倡导者，是我国首家成功研制出基于SPARCV8架构的SoC芯片的企业，并于2003年推出了SPARCV8架构的基础芯片S698，其技术达到国际先进水平。公司所设计的429总线控制器，填补国内空白；正在研制的高速1553B总线控制器，所设计的IP核的传输速率可高达10Mbps，达到国际先进水平，解决我国航空航天领域数据高速通讯的总线传输瓶颈。
3、国民技术（300077）。32位高速USBKEY安全主控芯片及解决方案技术改造项目”（截至2012年9月底投资进度64.94%），开发一款具有自主知识产权，支持身份认证、高速数据加解密及生物识别技术的SoC芯片及解决方案，主要应用于电子金融、电子商务和电子政务领域；投入10170万元于32位高速安全存储芯片及解决方案技术改造目”（79.55%），研发分别面向电脑和手机等移动终端的两款安全存储芯；投入15346万元于基于射频技术的安全移动支付芯片及解决方案的研发和产业化项目”（已完成），开发具有自主知识产权，适用于移动支付的高安全、大容量和低功耗SoC芯片及其配套射频芯片产品，主要应用于移动支付领域。
4、福星晓程（300139）。主营集成电路芯片：公司致力于电力线载波芯片等系列集成电路产品的设计、开发和市场应用，并面向电力公司、电能表供应商等行业用户提供相关技术服务和完整的解决方案。公司自主研发了PL系列、XC系列芯片和PLM集中器模块等系列集成电路产品。并拥有超大规模数/模混合集成电路核心技术，在数字信号处理和智能仪表SoC等方面技术优势明显。主导产品电力线载波芯片占有较大的市场份额，并呈现逐年上升的趋势。
5、安科瑞（300286）。主营电力智能仪表，在技术研发方面处于同行业前列，研发了基于SOC单芯片技术的低成本仪表设计平台、基于电能ASIC+MCU微处理器的电力仪表设计平台以及基于高精度ADC+高速DSP+32位MCU的高档电力仪表设计平台等三个技术平台，具有技术成熟、层次分明、拓展性强等优势。
6、中颖电子（300327）。主营集成电路设计：公司是国内领先的集成电路（简称IC”）设计企业，自设立以来一直从事IC产品的设计和销售，并提供相关的售后服务及技术服务。高精度模拟电路模块：包括高精度ADC/DAC高精度仪表放大、高效率电源模块、PLC通信、锂电池容量计量模拟电路前端模块等，在数模混合技术的基础上，推出诸多整合MCU＋高精度模拟电路模块的SoC产品，性能达到与分立方案相同。在家电、仪器仪表、健康医疗、PLC通信、锂电池容量管理等领域，公司都在国内首批推出高整合SoC产品。另外，该类产品还结合了公司低功耗和低电压等技术优势使产品更具竞争力，为客户提供高集成、高效能、低功耗的SoC设计技术，提供高性能、高可靠性、易生产的解决方案。
7、北斗星通（002151）。主要做导航通讯，高性能Soc芯片及应用解决方案研发与产业化项目。
8、同方股份（600100）。公司致力于成为一流的智能卡与射频技术产品供应商和系统集成商，专注于身份识别、电信、金融支付、信息安全等集成电路芯片设计与供应业务，已成为中国智能卡领域芯片平台最完整的IC设计企业。目前正在执行的国家重大科技专项核高基”项目有3项：大容量SIM卡芯片、数字电视SOC芯片、面向互动信息的龙芯安全适用计算机研制及推广。
集成电路是当今信息技术产业高速发展的基础和源动力，已经高度渗透与融合到国民经济和社会发展的每个领域，其技术水平和发展规模已成为衡量一个国家产业竞争力和综合国力的重要标志之一[1]，美国更将其视为未来20年从根本上改造制造业的四大技术领域之首。我国拥有全球最大、增长最快的集成电路市场，2013年规模达9166亿元，占全球市场份额的50%左右。近年来，国家大力发展集成电路，在上海浦东等地建立了集成电路产业基地，对于集成电路设计、制造、封装、测试等方面的专门技术人才需求巨大。为了适应产业需求，推进我国集成电路发展，许多高校开设了电子科学与技术专业，以培养集成电路方向的专业人才。集成电路版图设计是电路设计与集成电路工艺之间必不可少的环节。据相关统计，在从事集成电路设计工作的电子科学与技术专业的应届毕业生中，由于具有更多的电路知识储备，研究生的从业比例比本科生高出很多。而以集成电路版图为代表包括集成电路测试以及工艺等与集成电路设计相关的工作，相对而言对电路设计知识的要求低很多。因而集成电路版图设计岗位对本科生而言更具竞争力。在版图设计岗位工作若干年知识和经验的积累也将有利于从事集成电路设计工作。因此，版图设计工程师的培养也成为了上海电力学院电子科学与技术专业本科人才培养的重要方向和办学特色。本文根据上海电力学院电子科学与技术专业建设的目标，结合本校人才培养和专业建设目标，就集成电路版图设计理论和实验教学环节进行了探索和实践。
一、优化理论教学方法，丰富教学手段，突出课程特点
集成电路版图作为一门电子科学与技术专业重要的专业课程，教学内容与电子技术（模拟电路和数字电路）、半导体器件、集成电路设计基础等先修课程中的电路理论、器件基础和工艺原理等理论知识紧密联系，同时版图设计具有很强的实践特点。因此，必须从本专业学生的实际特点和整个专业课程布局出发，注重课程与其他课程承前启后，有机融合，摸索出一套实用有效的教学方法。在理论授课过程中从集成电路的设计流程入手，在CMOS集成电路和双极集成电路基本工艺进行概述的基础上，从版图基本单元到电路再到芯片循序渐进地讲授集成电路版图结构、设计原理和方法，做到与上游知识点的融会贯通。
集成电路的规模已发展到片上系统（SOC）阶段，教科书的更新速度远远落后于集成电路技术的发展速度。集成电路工艺线宽达到了纳米量级，对于集成电路版图设计在当前工艺条件下出现的新问题和新规则，通过查阅最新的文献资料，向学生介绍版图设计前沿技术与发展趋势，开拓学生视野，提升学习热情。在课堂教学中尽量减少冗长的公式和繁复的理论推导，将理论讲解和工程实践相结合，通过工程案例使学生了解版图设计是科学、技术和经验的有机结合。比如，在有关天线效应的教学过程中针对一款采用中芯国际（SMIC）0.18um 1p6m工艺的雷达信号处理SOC 芯片，结合跳线法和反偏二极管的天线效应消除方法，详细阐述版图设计中完全修正天线规则违例的关键步骤，极大地激发了学生的学习兴趣，收到了较好的教学效果。
集成电路版图起着承接电路设计和芯片实现的重要作用。通过版图设计，可以将立体的电路转化为二维的平面几何图形，再通过工艺加工转化为基于半导体硅材料的立体结构[2]。集成电路版图设计是集成电路流程中的重要环节，与集成电路工艺密切相关。为了让学生获得直观、准确和清楚的认识，制作了形象生动、图文并茂的多媒体教学课件，将集成电路典型的设计流程、双极和CMOS集成电路工艺流程、芯片内部结构、版图的层次等内容以图片、Flash动画、视频等形式进行展示。
版图包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据[3]。掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。而集成电路制造厂家根据版图数据来制造掩膜，对于同种工艺各个foundry厂商所提供的版图设计规则各不相同[4]。教学实践中注意将先进的典型芯片版图设计实例引入课堂，例如举出台湾积体电路制造公司（TSMC）的45nm CMOS工艺的数模转换器的芯片版图实例，让学生从当今业界实际制造芯片的角度学习和掌握版图设计的规则，同时切实感受到模拟版图和数字版图设计的艺术。
二、利用业界主流EDA工具，构建基于完整版图设计流程的实验体系
集成电路版图设计实验采用了Cadence公司的EDA工具进行版图设计。Cadence的EDA产品涵盖了电子设计的整个流程，包括系统级设计、功能验证、集成电路（IC）综合及布局布线、物理验证、PCB设计和硬件仿真建模模拟、混合信号及射频IC设计、全定制IC设计等。全球知名半导体与电子系统公司如AMD、NEC、三星、飞利浦均将Cadence软件作为其全球设计的标准。将业界主流的EDA设计软件引入实验教学环节，有利于学生毕业后很快适应岗位，尽快进入角色。
专业实验室配备了多台高性能Sun服务器、工作站以及60台供学生实验用的PC机。服务器中安装的Cadence 工具主要包括：Verilog HDL的仿真工具Verilog-X、电路图设计工具Composer、电路模拟工具Analog Artist、版图设计工具Virtuoso Layout Editing、版图验证工具Dracula 和Diva、自动布局布线工具Preview和Silicon Ensemble。
Cadence软件是按照库（Library）、单元（Cell）、和视图（View）的层次实现对文件的管理。库、单元和视图三者之间的关系为库文件是一组单元的集合，包含着各个单元的不同视图。库文件包括技术库和设计库两种，设计库是针对用户设立，不同的用户可以有不同的设计库。而技术库是针对工艺设立，不同特征尺寸的工艺、不同的芯片制造商的技术库不同。为了让学生在掌握主流EDA工具使用的同时对版图设计流程有准确、深入的理解，安排针对无锡上华公司0.6um两层多晶硅两层金属（Double Poly Double Metal）混合信号CMOS工艺的一系列实验让学生掌握包括从电路图的建立、版图建立与编辑、电学规则检查（ERC），设计规则检查（DRC）、到电路图-版图一致性检查（LVS）的完整的版图设计流程[5]。通过完整的基于设计流程的版图实验使学生能较好地掌握电路设计工具Composer、版图设计工具Virtuoso Layout Editor以及版图验证工具Dracula和Diva的使用，同时对版图设计的关键步骤形成清晰的认识。
以下以CMOS与非门为例，介绍基于一个完整的数字版图设计流程的教学实例。
在CMOS与非门的版图设计中，首先要求学生建立设计库和技术库，在技术库中加载CSMC 0.6um的工艺的技术文件，将设计库与技术库进行关联。然后在设计库中用Composer中建立相应的电路原理图（schematic），进行ERC检查。再根据电路原理图用Virtuoso Layout Editor工具绘制对应的版图（layout）。版图绘制步骤依次为MOS晶体管的有源区、多晶硅栅极、MOS管源区和漏区的接触孔、P+注入、N阱、N阱接触、N+注入、衬底接触、金属连线、电源线、地线、输入及输出。基本的版图绘制完成之后，将输入、输出端口以及电源线和地线的名称标注于版图的适当位置处，再在Dracula工具中利用几何设计规则文件进行DRC验证。然后利用GDS版图数据与电路图网表进行版图与原理图一致性检查（LVS），修改其中的错误并按最小面积优化版图，最后版图全部通过检查，设计完成。图1和图2分别给出了CMOS与非门的原理图和版图。
购物车(0)